Introduksjon: Paradigmeskiftet fra monolittisk til modulært
Den tradisjonelle veien med å integrere flere funksjoner på en enkelt, stadig -mindre silisiumform (Moores lov) blir uoverkommelig dyr og teknisk utfordrende for mange applikasjoner. Bransjens svar er Heterogen Integration (HI): å sette sammen flere spesialiserte brikker-optimalisert for logikk, minne, analog, RF eller fotonikk-til en tett koblet pakke på system-nivå. Denne "Mer enn Moore"-tilnærmingen gir overlegen ytelse, fleksibilitet og tid-til-markedsføring. I hjertet av denne revolusjonen ligger en ydmyk, men likevel sofistikert komponent: silisiuminnleggeren og prosessene med wafer-emballasje (WLP) som gjør det hele mulig.
Kapittel 1: Silisiuminnleggeren: Systemets nervesystem
En interposer er et passivt silisiumsubstrat som sitter mellom pakkebasen og de stablede brikkene. Det er ikke en enhetsbrikke i seg selv, men et "elektronisk kretskort" med høy-tetthet på silisium.
- Funksjon: Dens primære rolle er å gi tusenvis av ultra-fine elektriske veier mellom brikkene plassert på den. Dette oppnås gjennom et nettverk av mikro-humper på overflaten og gjennom-Silicon Vias (TSV-er)-vertikale kobbertråder som passerer fullstendig gjennom silisiummellomplaten og forbinder topp- og bunnsiden.
- Hvorfor silisium? Glass eller organiske underlag kan ikke matche silisiums fordeler:
- CTE Match: Dens termiske ekspansjonskoeffisient (CTE) samsvarer perfekt med silisiumbrikkene, og forhindrer mekanisk stress og svikt under temperatursykluser.
- Ultra-Fine ledninger: Halvlederlitografi tillater ledningstetthet i mikron-skala, som langt overstiger ethvert organisk substrat, og muliggjør den massive sammenkoblingen som kreves for for eksempel å koble en GPU til flere stabler med høy-båndbreddeminne (HBM).
- Termisk ledningsevne: Silisium sprer effektivt varme fra de kraftige databrikkene.
Kapittel 2: Produksjonsutfordringen: Fra wafer til interposer
Å produsere en feilfri interposer presser waferbehandling og håndtering til sine grenser:
- Startwafer: Krever silisium med høy-resistivitet for å minimere signaltap ved høye frekvenser. Den må også ha utmerket krystallografisk ensartethet for presis TSV-etsing.
- TSV-formasjon: Dette er en kjerneutfordring. Dype, smale hull er etset gjennom hele skiven (eller det meste) ved hjelp av avansert dyp reaktiv-ionetsing (DRIE). Disse hullene blir deretter foret med en isolator, barrierelag og fylt med kobber.
- Wafer-tynning: Etter behandling på forsiden- må waferen tynnes fra baksiden (ofte til 100 µm eller mindre) for å eksponere bunnen av TSV-ene for tilkobling. Denne bak-slipeprosessen krever ekstrem presisjon for å unngå vridning av wafer, sprekker eller indusering av stress som forringer enhetens ytelse. Etterfølgende polering (avspenningsavlastning) er kritisk.
- Midlertidig liming/de-liming: Den skjøre, tynne waferen limes midlertidig til et stivt bæreglass ved hjelp av et spesielt klebemiddel for støtte under håndtering og behandling på baksiden-, deretter av-limt på slutten-en delikat operasjon.
Kapittel 3: Økosystemet: Wafer-Level Packaging and Assembly
Mellomleggeren er plattformen, men Wafer-Level Packaging (WLP) er settet med teknikker som bygger det endelige systemet:
- Fan-Out Wafer-Level Packaging (FO-WLP): Chiplets plasseres på en midlertidig bærer, og en epoksyformblanding påføres for å danne en "rekonstituert wafer" rundt dem. Omfordelingslag (RDL) av tynn-filmmetall produseres deretter på toppen for å vifte ut forbindelsene til en større tonehøyde, noe som eliminerer behovet for et tradisjonelt substrat eller mellomlegg for mindre tette applikasjoner. Det er en kostnadseffektiv-løsning for mobile prosessorer og RF-moduler.
- 2.5D-integrasjon: Den klassiske interposer-baserte tilnærmingen. Flere chiplets plasseres side-ved-side på en passiv silisiuminnlegger som inneholder TSV-er. Det er standarden for å integrere CPUer/GPUer med HBM-minne.
- 3D IC-integrasjon: Tar stabling til neste nivå ved å binde chiplets direkte oppå hverandre ved hjelp av mikro-humper eller hybridbinding (direkte kobber-til-kobberbinding). Dette oppnår den høyeste sammenkoblingstettheten og kortest mulige veier, avgjørende for fremtidige AI-akseleratorer. Det krever enda mer avanserte tjenester for tynning og liming av skiver.
Kapittel 4: Strategisk imperativ for støperier og OSAT-er
For halvlederstøperier og Outsourced Semiconductor Assembly and Test (OSAT) selskaper er det en konkurransemessig nødvendighet å mestre interposer- og WLP-teknologi. Det krever en vertikalt integrert forståelse av materialer, prosesser og termisk-mekanisk stress. Deres suksess avhenger av en pålitelig forsyningskjede for de spesialiserte utgangsmaterialene:
- Ultra-tynne skiver med tett tykkelsesvariasjon (TTV) for tynning.
- Silisiumplater med høy-resistivitet for mellomleggere med lavt-tap.
- Primer-kvalitetswafere med feilfrie overflater for fin-RDL-litografi.
- Presisjonstjenester for å skille disse komplekse, tynne pakkene uten skade.
En partner for emballasjerevolusjonen
Bedrifter som driver HI-revolusjonen har ikke råd til inkonsekvenser i grunnleggende materialer. Sibranch Microelectronics fungerer som en kritisk muliggjører i dette økosystemet. Våre evner adresserer direkte smertepunktene ved avansert emballasje:
Vi leverer de ultra-flate silisiumplatene med høy-resistivitet som er ideelle for fabrikasjon av mellomlegg.
Tjenestene våre for bak-sliping og terninger er nettopp verdien-trinnene som trengs for å forvandle en standard wafer til et tynt-klar-bearbeiding av interposer-substrat eller for å singule delikate pakker.
Vår ekspertise på håndtering av ultra-tynne wafere og forståelse av de tilhørende utfordringene gir uvurderlig støtte til emballasjeingeniører.
Ved å tilby både de spesialiserte substratene og presisjonsbehandlingstjenestene fungerer vi som én enkelt-løsningsleverandør, noe som reduserer forsyningskjedens kompleksitet og risiko for partnerne våre innen avansert emballasje.
Konklusjon: Det nye tyngdepunktet
I en tid med heterogen integrasjon er pakken systemet, og silisiumet i den-som både aktiv brikke og passiv interposer-er viktigere enn noen gang. Kompleksiteten til TSV-er, wafer-tynning og 3D-stabling har løftet materialvitenskap og presisjonsproduksjon til sentrum. Suksess i dette nye paradigmet krever dyptgående samarbeid på tvers av forsyningskjeden, som starter med en substratpartner som forstår at waferen ikke lenger bare er et lerret for transistorer, men en integrert, tre{5}}dimensjonal komponent av det endelige systemet-i selve-pakken.
